WEST

87202630

End of Result Set

Generate Collection

L1: Entry 1 of 1

File: JPAB

May 13, 1992

PUB-NO: JP404139728A

DOCUMENT-IDENTIFIER: JP 04139728 A

TITLE: MANUFACTURE OF POLYCRYSTALLINE FIELD-EFFECT TRANSISTOR

PUBN-DATE: May 13, 1992

INVENTOR - INFORMATION:

NAME

COUNTRY

MIZUTANI, HIDEMASA SHINDO, HISASHI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

CANON INC

APPL-NO: JP02260516

APPL-DATE: October 1, 1990

US-CL-CURRENT: 438/FOR.184

INT-CL (IPC): HOIL 21/336; HOIL 21/20; HOIL 29/784

ABSTRACT:

PURPOSE: To form a polycrystalline silicon TFT large in grain size by crystallizing the area immediately below a gate electrode to a polycrystalline form large in grain size by lateral growth after large crystals are grown in a source and drain forming areas.

CONSTITUTION: After an a-Si film 2 and gate insulating film 3 are successively deposited on an SiO2 substrate 1, a gate electrode 5 is formed on the film 5. Then a source and drain forming areas 6 and 8 are doped with high- concentration phosphor. Then the substrate 1 is heated with the light of a mercury lamp from the electrode 5 side. When annealing treatment is performed by adjusting the lamp power so that the areas 6 and 8 covered with the insulating film 3 only can reach 580°C, creation of seed crystals takes place in the areas 6 and 8 and the cores further grow in the lateral direction. Grown crystals 10 butt against each other and form grain boundaries 9. In the channel forming area 7 immediately below the electrode 5, part of the light from the mercury lamp is absorbed and annealing takes place. In the area 7, crystals grow in the lateral direction in a solid phase and crystals larger than those in the source and drain areas are grown by the annealing treatment performed thereafter, since the creation of seeds is suppressed.

COPYRIGHT: (C) 1992, JPO&Japio

⑲ 日本国特許庁(JP)

@ 公 開 特 許 公 報 (A) 平4-139728

@Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成4年(1992)5月13日

H 01 L 21/336 21/20 29/784

9171-4M

9056-4M H 01 L 29/78

3 1 1 Y

審査請求 未請求 請求項の数 1 (全4頁)

の発明の名称 多結晶電界効果トランジスタの製造方法

②出 願 平2(1990)10月1日

@発明者 水谷 英正

東京都大田区下丸子3丁目30番2号 キヤノン株式会社内

⑦発明者進藤寿

東京都大田区下丸子3丁目30番2号 キヤノン株式会社内

⑩出 願 人 キャノン株式会社

全社 東京都大田区下丸子3丁目30番2号

60代理人 弁理士山下 穣平

明 細 書

1.発明の名称

多結晶電界効果トランジスタの製造方法 `

2.特許請求の範囲

3. 発明の詳細な説明

[産業上の利用分野]

本発明は多結晶電界効果トランジスタの製造方法に関し、特に多結晶の結晶性及び結晶粒径を改

善した多結晶電界効果トランジスタの製造方法に 関する。

[従来技術]

従来より、密着センサーや、液晶ディスプレー 用の薄膜トランジスタ(TFT)としては、非 畠質シリコン (a-Si)が用いられてきたが、最近 LPCVD法等によりガラス基板上に多結晶シリ コン膜を堆積し、TFTを形成する技術が開発さ れている。しかし、一般に用いられる多結晶シリ コンは、LPCVD法においてシラン(SiR4)を 650℃程度で熱分解して堆積するものである が、この方法だと粒径が500人と小さく、その ためモビリティ等の特性が単結晶Siには遠く及ば ない。多結晶シリコンTFTの特性が単結晶のそ れに比べて劣るのは、主に各結晶粒同士がよつ かって生じる結晶粒界が電荷をトラップして障壁 をつくるのが原因と貫われている。それ故、結 「品粒径を大きくして、結晶粒界を減らすことが TFTの高性能化につながる。

このような観点に立った手法の一つとして、

[発明が解決しようとする課題]

しかしこのような方法においては大粒径化という意味では適当であるが、逆に潜在的な結晶核を完全になくすためにシリコンの1×10¹⁶ atom/cm⁸といった高ドーズのイオン注入が必要となり、大面積化や低コスト化にはそぐわない点がある。一般に熱アニール工程に比べてイオン注入工程は非常にコストが高い。

本発明はTFT製造プロセスの一環に簡易に組

非晶質半導体の膜をアニールすると、膜中若しく は界面付近から核発生がはじまり更に構成長し、 成長した結晶粒同士がぶつかって結晶粒界が形成 される。このとき、この多結晶半導体の結晶粒径 はその温度での結晶核の発生密度と固相の構成長 速度との兼ね合いで決まる。

本発明はas-depo 状態の非晶質半導体の膜を用い、まず、ソース・ドレイン形成領域で大粒径多結晶を成長させたのち、構成長によりゲート電極直下の領域も大粒径多結晶化させるものであり、従来技術のように、シリコン・イオン注入で結晶後の発生密度を制御することなく、大粒径多結晶電界効果トランジスタを形成しようとするものである。

[夹筋供]

以下、図面を用いて本発明の実施例を説明する。

第1図は本発明の一実施例の多結晶電界効果トランジスタの製造方法を説明するための縦断面図である。

み込め、低コストプロセスで大粒径多結晶シリコンTFTを形成することが可能な多結晶電界効果トランジスタの製造方法を提供せんとするものである。

【理題を解決するための手段】

[作用]

非品質基体上にas-depo 状態 (半導体層を堆積 し、半導体不純物をドーピングした後の状態)の

第2図は上記製造方法により作製される多結晶 電界効果トランジスタの多結晶半導体層を説明す るための斜複図である。

第1 図において、非晶質基体たるSiO。基板 1 上に減圧 C V D を用いて、SiH4→Si+2He 1 の反応によりSiH4流量 5 O SCCM、温度 5 6 O ℃、圧力 0.3Torr で 1 O O O A の a - Si膜 2 を堆積した。次に同じく減圧 C V D を用いて SiH4+O。 → SiOe の反応でゲート絶縁膜 3 を 5 O O A 堆積した。更にゲート電極としてタングステンシリサイド(WSie)を基板加熱 2 O O ℃のスパッタで 3000 A 堆積した後、R I E でパターンニングしてゲート 長 3 μ m のゲート電極 5 を形成した。

そしてこのゲート電極 5 をマスクとして n 型不純物であるリン (P) を 3 O KeV の加速電圧、ドーズ量 1×1 O '*atom/cm*でイオン注入する。この時ソース形成領域 6 、ドレイン形成領域 8 には約 5×1 O **atom/cm*の高濃度リンがドービングされたことになる。

この状態でゲート電極5側より水銀ランプ光で

基板を照射し、ランブ加熱した。水銀ランブの波 長は可視光領域にあり従ってシリコンの進入深さ は1μm 以下である。ランプパワーを、ゲート絶 投稿3のみで獲われているソース・ドレイン形成 領域6、8が580℃になるように調整した状態 で1時間アニール処理すると高濃度不純物層の ソース・ドレイン形成領域6、8では核発生がは じまり更に構成長し、成長した結晶粒岡士がよつ かって結晶粒界が形成された。このときこの多結 品シリコンの結晶粒径は約1μm であった。形成 されたソース・ドレイン領域で結晶粒径が通常の イントリンシックな非晶質シリコン層を同条件で アニールしたときの結晶粒径~0.1 μ = よりも大 きいのは、10 *°cm-*以上の高濃度の不純物注入 によって核の発生密度はそう変化しないのに対し て、横成長速度が増進されるためだと考えられ る。一方ゲート電径5直下のチャネル形成領域7 は、ランプ光がゲート電極で一部吸収され推定温 度530℃でアニールされる。第3図に示すよう に核発生の活性化エネルギーは横成長のそれに比 て大きいため低温側では横成長にたいして接発生の頻度が急激に落ちる(J. App1. Phys. 65(10)。4036. 1989.)。したがってソース・ドレイン形成領域に比べて低温になっている。そしてソース・保証に比べて低温になかに低濃度不純物層である。チャネル形成領域ででは発生が抑えられ、ドレイン領域の大粒径にした。第2回中、9は結晶粒界、10は結晶粒である。なお第2回では、ゲート絶縁限及びゲート電極は省略して回示してある。

この後、層間絶縁膜、配線、保護膜を堆積して TFTを形成したところ、高い移動度で良好な特性が得られた。

本実施例において、非晶質から結晶化した大粒 怪多結晶の各結晶粒の面方位は < 1 1 1 2 方向に 配向していた。この為、TFT特性のバラツキも 少なく抑えることができた。即ち、一般に電界効 果トランジスタをつくった場合、そのキャリアモ ビリティは結晶方位によって 2 ~ 3 倍変化する。

もちろん面内方位も影響するが、法線方向の面方位が揃っている方がモビリティのバラッキは抑えられ、かつ関値電圧は安定する。何故a-Siを用いてアニールしたものが<111>配向するのかまだはっきりとわかっていないが、その結晶方位がエネルギー的に安定しているためだと考えられ

[発明の効果]

以上説明したように、本発明によれば通常のa-Si,Poly-Si電界効果トランジスタの製法に対してなんら特別の工程を必要とせず、大粒径多結晶を用いた高性能電界効果トランジスタが、低コストで再現性良く形成でき、大面積デバイスを容易に作製することが可能となる。

また、本発明により作製された大粒径多結晶は、各結晶粒が一定方向に配向しており、電界特性の安定した電界効果トランジスタを提供でき、生産時に非常に歩留まりを上げることができる効果も有する。

4. 図面の簡単な説明


第1図は本発明の一実施例の多結晶電界効果トランジスタの製造方法を説明するための縦断面図である。


第2 図は上記製造方法により作製される多結品 電界効果トランジスタの多結晶半導体層を説明す るための斜視図である。

第3図は核発生の活性化エネルギー、機成長の 活性化エネルギーと温度との関係を示す特性図で ある。

1 は SiO a 基板、 2 は a - Si膜、 3 は ゲート 絶録 膜、 5 は ゲート 電極、 6 は ソース 形成領域、 7 は チャネル形成領域、 8 は ドレイン 形成領域、 9 は 結晶 粒界、 1 0 は結晶 粒である。

代理人 弁理士 山 下 穣、平





第 3 図

